日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 2月18日

出 願 番 号

特願2003-039279

Application Number: [ST. 10/C]:

[J P 2 0 0 3 - 0 3 9 2 7 9]

出 願 人
Applicant(s):

TDK株式会社



特許庁長官 Commissioner, Japan Patent Office 2003年12月 4日





【書類名】 特許願

【整理番号】 P03001

【提出日】 平成15年 2月18日

【あて先】 特許庁長官殿

【国際特許分類】 H01G 4/12

H01G 4/30

【発明者】

【住所又は居所】 東京都中央区日本橋一丁目13番1号 ティーディーケ

イ株式会社内

【氏名】 富樫 正明

【発明者】

【住所又は居所】 秋田県由利郡仁賀保町平沢字前田151 ティーディー

ケイ エムシーシー株式会社内

【氏名】 小野寺 伸也

【特許出願人】

【識別番号】 000003067

【氏名又は名称】 ティーディーケイ株式会社

【代理人】

【識別番号】 100101269

【弁理士】

【氏名又は名称】 飯塚 道夫

【電話番号】 03-5951-0615

【手数料の表示】

【予納台帳番号】 065766

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 積層コンデンサ

【特許請求の範囲】

【請求項1】 誘電体層を積層して直方体形状に形成された誘電体素体と、 誘電体層で隔てられつつそれぞれ誘電体素体内に配置される二種類の内部導体 と、

を有した積層コンデンサであって、

誘電体層の積層方向に沿った誘電体素体の辺の長さが、この積層方向に沿った 辺と交差する方向に沿った他の何れの二辺の長さよりも長くされ、

これら内部導体にそれぞれ切込部が形成されるのに伴って、電流が流れ得る流路部がこの切込部を挟んだ形で内部導体に形成され、

誘電体層を介して隣り合っている内部導体の流路部同士間で相互に逆向きに電流が流れる形に、これら流路部がそれぞれ配置されることを特徴とする積層コンデンサ。

【請求項2】 誘電体素体の同一の側面に向かって引き出される引出部を二種類の内部導体がそれぞれ有し、

これらの引出部を介して二種類の内部導体の何れかにそれぞれ接続される端子電極が、誘電体素体の同一の側面内に一対設けられることを特徴とする請求項1 記載の積層コンデンサ。

【請求項3】 誘電体素体の相互に対向する二つの側面に向かって引き出される引出部を二種類の内部導体がそれぞれ有し、

これらの引出部を介して二種類の内部導体の何れかにそれぞれ接続される端子 電極が、誘電体素体の相互に対向する二つの側面に一対設けられることを特徴と する請求項1記載の積層コンデンサ。

【請求項4】 一つの内部導体に切込部が複数設けられたことを特徴とする 請求項1から請求項3の何れかに記載の積層コンデンサ。

【請求項5】 二種類の内部導体が、誘電体素体内に複数ずつ配置されたことを特徴とする請求項1から請求項4の何れかに記載の積層コンデンサ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、実効インダクタンスを大幅に低減した積層コンデンサに係り、特に CPU用の電源の電圧変動を小さくし得る積層セラミックコンデンサに好適なも のである。

[0002]

【従来の技術】

近年、情報処理装置に用いられるCPU(主演算処理装置)は、処理スピードの向上及び高集積化によって、動作周波数が高くなる共に消費電流が著しく増加している。そしてこれに伴い、消費電力の低減化によって動作電圧が減少する傾向にあった。従って、CPUに電力を供給する為の電源では、より高速で大きな電流変動が生じるようになり、この電流変動に伴う電圧変動をこの電源の許容値内に抑えることが非常に困難になった。

[0003]

この為、図12に示すように、デカップリングコンデンサと呼ばれる積層コンデンサ100が電源102に接続される形で、電源の安定化対策に頻繁に使用されるようになった。そして、電流の高速で過渡的な変動時に素早い充放電によって、この積層コンデンサ100からCPU104に電流を供給して、電源102の電圧変動を抑えるようにしている。

[0004]

【特許文献1】

特開2002-164256号公報

【特許文献2】

特開2002-151349号公報

【特許文献3】

特開2000-323354号公報

【特許文献4】

特開平11-144996号公報

【特許文献5】

特開平08-097070号公報

【特許文献6】

特開平06-140283号公報

[0005]

【発明が解決しようとする課題】

しかし、今日のCPUの動作周波数の一層の高周波数化に伴って、電流変動はより高速且つ大きなものとなっていた。この為、図12に示す積層コンデンサ100自身が有している等価直列インダクタンス(ESL)が相対的に大きくなるのに伴い、実効インダクタンスが大きくなる結果として、この等価直列インダクタンスが電源の電圧変動に大きく影響するようになった。

[0006]

つまり、図12に示すCPU104の電源回路に用いられる従来の積層コンデンサ100では、この図12における等価回路に示された寄生成分であるESLが高いことから、図13に示す電流Iの変動に伴って、このESLが積層コンデンサ100の充放電を阻害するようになる。この為、上記と同様に電源の電圧Vの変動が図13のように大きくなり易く、今後のCPUの高速化には適応できなくなりつつあった。

[0007]

この理由は、電流の過渡時である充放電時における電圧変動が下記の式1で近似され、ESLの高低が電源の電圧変動の大きさと関係するからである。

dV=ESL·di/dt…式1

ここで、dVは過渡時の電圧変動(V)であり、iは電流変動量(A)であり、t は変動時間(秒)である。

[0008]

ここで、この従来のコンデンサの外観を図14に示すと共に内部構造を図15に示し、これらの図を基にして以下に従来の積層コンデンサ100を説明する。つまり、静電容量が得られるように、図14に示す従来の積層コンデンサ100は、図15に示す二種類の内部導体114、116をそれぞれ設置した一対のセラミック層112Aが交互に積層されて、誘電体素体112が形成される構造と

なっている。

[0009]

また、これら二種類の内部導体114、116は、誘電体素体112の相互に対向する二つの側面112B、112Cにそれぞれ引き出されていて、内部導体114に接続される端子電極118及び、内部導体116に接続される端子電極120が、図14に示す積層コンデンサ100の相互に対向する側面112B、112Cにそれぞれ設置されている。

[0010]

図16に示すように、この積層コンデンサ100は、多層基板122の面に対し垂直方向(Z軸方向)に沿ってセラミック層112Aが積層される形で実装されるので、内部導体114、116の面はこの多層基板122の面と水平になる。この為、多層基板122の導体部分であるランドパターン124から誘電体素体112内の内部導体114、116までの距離が長くなり、 電流ループEが占める面積が大きくなる結果として、従来の構造では、ループインダクタンスが増加し、これに伴って実効インダクタンスも増加してしまう欠点があった。

$[0\ 0\ 1\ 1]$

以上より、電源の電圧変動を増大させる要因として、コンデンサ自体のESLだけでなくループインダクタンスがあり、これらESLとループインダクタンスとの和が実効インダクタンスとして電源の電圧変動に大きく影響する為、この実効インダクタンスを低減する必要もあることになる。

$[0\ 0\ 1\ 2]$

一方、ループインダクタンスの増加を回避する実装構造として、 図17に示すものが考えられた。この図に示す実装構造は、積層方向を図16に示す構造と90度異ならせて、多層基板122の面に沿ったY軸方向にセラミック層112Aを積層した構造となっている。

[0013]

つまり、 この積層コンデンサ100が実装される多層基板122の面に対して、内部導体114、116の面が垂直となる実装構造となり、これに伴って電流ループEが短くなる結果として、ループインダクタンスが低減されるようにな

る。

[0014]

他方、ループインダクタンスをさらに低減するべく、図18及び図19に示すように、内部導体114、116を誘電体素体112の同一の側面に引き出して、 端子電極118、120間の距離を縮めた構造を採用することで、図20に示すように多層基板122の面と対向する積層コンデンサ100の面に、これら端子電極118、120を配置する形で、実装することも考えられた。

[0015]

しかし、何れの構造を用いても、ループインダクタンスを十分に低減できず実 効インダクタンスが大きいという欠点を取り除くことができなかった。

本発明は上記事実を考慮し、実効インダクタンスを大幅に低減してCPU用の電源の電圧変動を小さくできる積層コンデンサを提供することを目的とする。

[0016]

【課題を解決するための手段】

請求項1による積層コンデンサは、誘電体層を積層して直方体形状に形成された誘電体素体と、

誘電体層で隔てられつつそれぞれ誘電体素体内に配置される二種類の内部導体 と、

を有した積層コンデンサであって、

誘電体層の積層方向に沿った誘電体素体の辺の長さが、この積層方向に沿った 辺と交差する方向に沿った他の何れの二辺の長さよりも長くされ、

これら内部導体にそれぞれ切込部が形成されるのに伴って、電流が流れ得る流路部がこの切込部を挟んだ形で内部導体に形成され、

誘電体層を介して隣り合っている内部導体の流路部同士間で相互に逆向きに電流が流れる形に、これら流路部がそれぞれ配置されることを特徴とする。

[0017]

請求項1に係る積層コンデンサによれば、誘電体層を積層して直方体形状に形成された誘電体素体内に、誘電体層を介して隔てられつつ二種類の内部導体がそれぞれ配置される。この為、これら二種類の内部導体が、相互に対向しつつ並列

に配置されるコンデンサの電極とされている。さらに、誘電体層の積層方向に沿った誘電体素体の辺の長さが、この積層方向に沿った辺と交差する方向に沿った 誘電体素体の他の何れの二辺の長さよりも長くされている。

[0018]

従って、誘電体層の積層方向に沿った誘電体素体の辺の長さが、他の二辺の長さよりも長くされているので、本請求項の積層コンデンサを基板に実装する際に、基板の面に沿って誘電体層を積層した形で積層コンデンサを実装し易くなる。つまり、 積層コンデンサが実装される基板の面に対して、内部導体の面が垂直な構造にし易くなる。そしてこれに伴って、電流ループが短くなる結果として、ループインダクタンスが低減されるようになる。

[0019]

また、本請求項では、これら二種類の内部導体がそれぞれ切込部を有し、この 切込部を挟んだ内部導体の部分が流路部を構成しているだけでなく、誘電体層を 介して隣り合っている別の内部導体の流路部との間で相互に逆向きに電流が流れ る形に、流路部がそれぞれ配置されている。

[0020]

従って、この積層コンデンサへの通電の際に、誘電体層を介して隣り合う上下の流路部同士間で、電流が相互に逆方向に流れるようになる。そしてこれに伴って、内部導体に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺され、積層コンデンサ自体が持つ寄生インダクタンスを少なくすることで、等価直列インダクタンス(ESL)が低減される。さらに、同一の内部導体内においても、切込部を挟んで位置する流路部間で、電流の流れる方向が相互に逆なるので、等価直列インダクタンスが一層低減されるようになる。

[0021]

以上より、本請求項に係る積層コンデンサは、ループインダクタンスが低減されると共に、一層の低ESL化が図られて、実効インダクタンスが大幅に低減されるようになる。この結果、本請求項によれば電源の電圧の振動を確実に抑制できて、CPUの電源用として最適な積層コンデンサが得られる。

[0022]

請求項2に係る積層コンデンサによれば、請求項1の積層コンデンサと同様の構成の他に、誘電体素体の同一の側面に向かって引き出される引出部を二種類の内部導体がそれぞれ有し、これらの引出部を介して二種類の内部導体の何れかにそれぞれ接続される端子電極が、誘電体素体の同一の側面内に一対設けられるという構成を有している。

従って、この積層コンデンサが実装される基板と対向する側面に、二種類の内 部導体がそれぞれ引き出されると共に端子電極がそれぞれ配置されることから、

これら端子電極間の距離が縮められる結果として、ループインダクタンスが一 層低減されるようにもなる。

[0023]

請求項3に係る積層コンデンサによれば、請求項1の積層コンデンサと同様の構成の他に、誘電体素体の相互に対向する二つの側面に向かって引き出される引出部を二種類の内部導体がそれぞれ有し、これらの引出部を介して二種類の内部導体の何れかにそれぞれ接続される端子電極が、誘電体素体の相互に対向する二つの側面に一対設けられるという構成を有している。

従って、基板の面に対して内部導体の面が垂直になるように、積層コンデンサが実装されるのに伴って電流ループが短くなる。そしてこの結果として、ループインダクタンスが一層低減されるようになる。

[0024]

請求項4に係る積層コンデンサによれば、請求項1から請求項3の積層コンデンサと同様の構成の他に、一つの内部導体に切込部が複数設けられるという構成を有している。従って、一つの内部導体に切込部が複数設けられることで、電流が流れ得る流路部が長くなって、請求項1の等価直列インダクタンスを低減する効果が、一層増大するようになる。

[0025]

請求項5に係る積層コンデンサによれば、請求項1から請求項4の積層コンデンサと同様の構成の他に、二種類の内部導体が、誘電体素体内に複数ずつ配置されたという構成を有している。

従って、これら二種類の内部導体をそれぞれ誘電体素体内に複数ずつ配置する

8/

ことで、本請求項に係る積層コンデンサの静電容量が高まるだけでなく、磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してESLが一層低減されるようになる。

[0026]

【発明の実施の形態】

以下、本発明に係る積層コンデンサの第1の実施の形態を図面に基づき説明する。

本実施の形態に係る積層コンデンサである積層セラミックコンデンサ(以下単に、積層コンデンサと言う)10を図1から図3に示す。これらの図に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体形状の焼結体である誘電体素体12を主要部として、この積層コンデンサ10が構成されている。

[0027]

この誘電体素体12内の所定の位置には、面状の内部導体14が配置されており、誘電体素体12内において誘電体層とされるセラミック層12Aを隔てた内部導体14の奥側には、同じく面状の内部導体16が配置されている。この為、これら内部導体14及び内部導体16が誘電体素体12内においてセラミック層12Aで隔てられつつ相互に対向して配置されることになる。

[0028]

つまり、本実施の形態では、焼成後の誘電体シートであるセラミック層12Aがそれぞれの間に挟まれつつ、内部導体14及び内部導体16が順に誘電体素体12内に配置されており、さらに内部導体16の奥側には、図1に示すように、上記と同じ順序でこれら2層の電極が繰返されてこれらの組が、例えば計100組程度配置されている。

[0029]

そして、これら内部導体14及び内部導体16の中心は、誘電体素体12の中心とほぼ同位置に配置されており、また、内部導体14及び内部導体16の縦横寸法は、対応する誘電体素体12の辺の長さより小さくされている。尚、これらそれぞれ略長方形に形成された内部導体14、16の材質としては、卑金属材料

であるニッケル、ニッケル合金、銅或いは、銅合金が考えられるだけでなく、これらの金属を主成分とする材料が考えられる。

[0030]

一方、セラミック層12Aの積層方向に沿った誘電体素体12の辺の長さWは、この積層方向(Y軸方向)に沿った辺と交差する方向に沿った他の何れの二辺の長さL、Tよりも、長くされている。つまり、積層方向に沿った辺の長さWは、長さLよりも長くされるだけでなく、長さTよりも長くされている。

[0031]

さらに、図1及び図2に示すように、内部導体14の左側の端部から下側方向に向かって電極が1箇所引き出されることで、内部導体14に1つの引出部14 Aが形成されている。また、内部導体16の右側寄りの部分から下側方向に向かって電極が1箇所引き出されることで、内部導体16に1つの引出部16 Aが形成されている。以上より、引出部14 A及び引出部16 Aが、図1の下側の側面12 Bに向かって相互に重ならない位置関係で、内部導体14、16からそれぞれ引き出されている。

[0032]

また、図1に示すように、内部導体14の引出部14Aに接続される端子電極24及び、内部導体16の引出部16Aに接続される端子電極26が、誘電体素体12の下側の側面12Bにそれぞれ配置されている。この為、隣り合う端子電極同士が相互に異なる内部導体14、16に引出部14A、16Aを介してそれぞれ接続される形で、これら端子電極24、26が誘電体素体12の下側の側面12Bに配置されており、これら隣り合う端子電極同士が相互に逆の極性で使用可能となる。

[0033]

以上より、本実施の形態では、積層コンデンサ10の下側の側面12Bに端子電極24、26がそれぞれ配置されることで、直方体である六面体形状とされる誘電体素体12の4つの側面12B、12Cの内の1つの側面12Bに端子電極24、26がそれぞれ配置されることになる。そして、各内部導体14、16がコンデンサの電極となるように、端子電極24が例えばCPUの電極に接続され

ると共に、端子電極26が例えば接地側に接続されるようになっていて、これら 隣り合う端子電極同士が相互に逆の極性で使用される形となっている。

具体的には、図3に示す多層基板122に積層コンデンサ10が半田付けされて、多層基板122のランドパターン124とこれら端子電極24、26が接続されている。

[0034]

他方、本実施の形態では、引出部14Aの右側から上側方向に延びる切り込みが内部導体14に形成されると共に、この切り込みと繋がって左右方向に延びる切り込みが内部導体14の中央部に形成されている。また、内部導体16には、この内部導体16の右端側中程から左右方向に延びる切り込みが形成されている

[0035]

以上の各内部導体14、16に形成された切り込みが切込部18とされ、この切込部18を挟んだ内部導体14の部分を一対の流路部20A、20Bが構成しており、同じく切込部18を挟んだ内部導体16の部分を一対の流路部22A、22Bが構成している。そして、一対の流路部20A、20Bの一端同士が繋がっているので、切込部18を挟んで位置するこれら一対の流路部20A、20B間で電流が相互に逆方向に流れるようになり、また、同じく一対の流路部22A、22B間で電流が相互に逆方向に流れるようになる。

[0036]

これに伴って、例えば内部導体14が+極になると同時に内部導体16が一極になるときには、図2の矢印で示す電流の向きのように、内部導体14の流路部20Aでは右側に向かって電流が流れ、流路部20Bでは左側に向かって電流が流れるようになり、内部導体16の流路部22Aでは左側に向かって電流が流れ、流路部22Bでは右側に向かって電流が流れるようになっている。

[0037]

従って、セラミック層12Aを介して隣り合う内部導体14、16の流路部20Aと流路部22Aとの間及び、流路部20Bと流路部22Bとの間においても、相互に逆向きに電流が流れる形に、一対の流路部20A、20Bはそれぞれ内

部導体14に配置されていることになり、また一対の流路部22A、22Bはそれぞれ内部導体16に配置されていることになる。

[0038]

次に、本実施の形態に係る積層コンデンサ10の作用を説明する。

本実施の形態に係る積層コンデンサ10によれば、それぞれセラミック層12Aとなる複数の誘電体シートが積層されて直方体形状に形成される誘電体素体12内に、これらセラミック層12A間に挟まれる形で二種類の内部導体14、16がそれぞれ配置される構成を有している。この為、これら二種類の内部導体14、16が、相互に対向しつつ並列に配置されるコンデンサの電極とされている

[0039]

また、誘電体素体12の同一側面12Bに向かって引き出される引出部14A、16Aを二種類の内部導体14、16がそれぞれ有し、これらの引出部14A、16Aを介して二種類の内部導体14、16の何れかにそれぞれ接続される端子電極24、26が、誘電体素体12の同一の側面12B内に一対設けられている。さらに、セラミック層12Aの積層方向(図1のY軸方向)に沿った誘電体素体12の辺の長さWが、この積層方向に沿った辺と交差する方向に沿った誘電体素体12の他の何れの二辺の長さL、Tよりも長くされている。

[0040]

従って、セラミック層12Aの積層方向に沿った誘電体素体12の辺の長さWが、他の二辺の長さし、Tよりも長くされているので、本実施の形態の積層コンデンサ10を図3に示す多層基板122に実装する際に、多層基板122の面に沿ってセラミック層12Aを積層した形で積層コンデンサ10を実装し易くなる。つまり、 本実施の形態では、積層コンデンサ10が実装される多層基板122の面に対して、内部導体14、16の面が垂直な構造となる。そしてこれに伴って、電流ループが短くなる結果として、ループインダクタンスが低減されるようになる。

[0041]

また、本実施の形態では、これら二種類の内部導体14、16がそれぞれ切込

部18を有しており、この切込部18を挟んだ内部導体14の部分が流路部20 A、20Bを構成し、切込部18を挟んだ内部導体16の部分が流路部22A、 22Bを構成しているだけでなく、セラミック層12Aを介して隣り合っている 別の内部導体14、16の流路部との間で相互に逆向きに電流が流れる形に、これら流路部20A、20B、22A、22Bがそれぞれ配置されている。

[0042]

従って、この積層コンデンサ10への通電の際に、セラミック層12Aを介して隣り合う内部導体14、16の流路部同士間で、電流が相互に逆方向に流れるようになる。そしてこれに伴って、内部導体14、16に流れる高周波電流により発生する磁束が互いに打ち消し合うように相殺され、積層コンデンサ10自体が持つ寄生インダクタンスを少なくすることで、等価直列インダクタンスが低減される。

[0043]

さらに、同一の内部導体14、16内においても、切込部18を挟んで位置する流路部20Aと流路部20Bとの間及び、流路部22Aと流路部22Bとの間で、それぞれ電流の流れる方向が相互に逆なるので、等価直列インダクタンスが一層低減されるようになる。

[0044]

以上より、本実施の形態に係る積層コンデンサ10は、ループインダクタンスが低減されると共に、一層の低ESL化が図られて、実効インダクタンスが大幅に低減されるようになる。この結果、本実施の形態によれば、電源の電圧の振動を確実に抑制できて、CPUの電源用として最適な積層コンデンサ10となる。

[0045]

一方、この積層コンデンサ10が実装される多層基板122と対向する側面12Bに、二種類の内部導体14、16がそれぞれ引き出されると共に端子電極24、26がそれぞれ配置されることから、 これら端子電極24、26間の距離が縮められる結果として、ループインダクタンスが一層低減されるようにもなる

[0046]

他方、本実施の形態では、二種類の内部導体14、16が、誘電体素体12内に複数ずつ配置されているので、積層コンデンサ10の静電容量が高まるだけでなく、磁界を相殺する作用がさらに大きくなり、インダクタンスがより大幅に減少してESLが一層低減されるようになる。

[0047]

次に、本発明に係る積層コンデンサの第2の実施の形態を図4に基づき説明する。尚、第1の実施の形態で説明した部材には同一の符号を付して重複した説明 を省略する。

本実施の形態も第1の実施の形態とほぼ同様の構造になっているが、本実施の 形態では、図4における下側及び上側から二つの切り込みが内部導体14に相互 に平行且つ斜め方向にそれぞれ形成されている。また、内部導体16には、この 内部導体14とほぼ逆の位置関係で二つの切り込みが相互に平行且つ斜め方向に それぞれ形成されている。

[0048]

つまり、各内部導体14、16に形成された二つずつの切り込みがそれぞれ切込部18とされ、これら切込部18を挟んだ内部導体14の部分を三つの流路部20A、20B、20Cがそれぞれ構成しており、同じく切込部18を挟んだ内部導体16の部分を三つの流路部22A、22B、22Cがそれぞれ構成している。

[0049]

そして、三つの流路部20A、20B、20Cの一端同士が繋がっているので、切込部18を挟んで位置する内部導体14のこれら三つの流路部20A、20B、20Cは、隣り合った流路部間で電流が相互に逆方向に流れるようになる。また、三つの流路部22A、22B、22Cの一端同士が繋がっているので、切込部18を挟んで位置する内部導体16のこれら三つの流路部22A、22B、22Cは、隣り合った流路部間で電流が相互に逆方向に流れるようになる。

[0050]

これに伴って、例えば内部導体14が+極になると同時に内部導体16が-極になるときには、図4の矢印で示す電流の向きのように、内部導体14の流路部

20 Aでは右上側に向かって電流が流れ、流路部20 Bでは左下側に向かって電流が流れ、流路部20 Cでは右上側に向かって電流が流れるようになる。また、内部導体16の流路部22 Aでは左下側に向かって電流が流れ、流路部22 Bでは右上側に向かって電流が流れ、流路部22 Cでは左下側に向かって電流が流れるようになる。

[0051]

この為、セラミック層12Aを介して隣り合う内部導体14、16の流路部20Aと流路部22Aとの間、流路部20Bと流路部22Bとの間及び、流路部20Cと流路部22Cとの間においても、相互に逆向きに電流が流れる形に、内部導体14に三つの流路部20A、20B、20Cが配置されていることになり、また内部導体16に三つの流路部22A、22B、22Cが配置されていることになる。

[0052]

従って、本実施の形態では、第1の実施の形態と同様にループインダクタンスが低減されると共に、一層の低ESL化が図られて、実効インダクタンスが大幅に低減されるようになるだけでなく、各内部導体14、16に切込部18が複数である二つずつ設けられているので、電流が流れ得る流路部の全長が長くなって、等価直列インダクタンスを低減する効果が、一層増大するようになる。

[0053]

次に、本発明に係る積層コンデンサの第3の実施の形態を図5に基づき説明する。尚、第1の実施の形態で説明した部材には同一の符号を付して重複した説明 を省略する。

本実施の形態も第1の実施の形態とほぼ同様の構造になっているが、本実施の 形態では、図5における下側及び上側から二つの切り込みが内部導体14に相互 に平行且つ上下方向にそれぞれ形成されている。また、内部導体16には、この 内部導体14とほぼ逆の位置関係で二つの切り込みが相互に平行且つ上下方向に それぞれ形成されている。

[0054]

つまり、切り込み方向が異なるものの、第2の実施の形態と同様に二つの切込

部18が内部導体14及び内部導体16にそれぞれ形成されている。従って、本 実施の形態も第2の実施の形態と同様に作用し、第1の実施の形態で得られた効 果の他に、電流が流れ得る流路部の全長が長くなって、等価直列インダクタンス が一層低減される効果が得られるようにもなる。

[0055]

次に、本発明に係る積層コンデンサの第4の実施の形態を図6及び図7に基づき説明する。尚、第1の実施の形態で説明した部材には同一の符号を付して重複した説明を省略する。

本実施の形態も第1の実施の形態とほぼ同様の構造になっているが、本実施の 形態では、図6及び図7に示すように、内部導体14の左面上側寄り部分から誘 電体素体12の左側の側面12Cに向けて、内部導体14のほぼ半分の幅で引出 部14Bが引き出されており、内部導体16の右面下側寄り部分から誘電体素体 12の右側の側面12Cに向けて、内部導体16のほぼ半分の幅で引出部16B が引き出されている。

[0056]

つまり、誘電体素体12の相互に対向する二つの側面12Cに向かって引き出される引出部14B、16Bを二種類の内部導体14、16が、それぞれ有していることになる。図6に示すように、これら相互に対向する二つの側面12Cの内の左側の側面12Cには、引出部14Bを介して内部導体14に接続される端子電極34が配置されており、また、右側の側面12Cには、引出部16Bを介して内部導体16に接続される端子電極36が配置されている。

[0057]

さらに、引出部14Bの下側から左右方向に延びる切り込みが、内部導体14 に形成されており、また、引出部16Bの上側から左右方向に延びる切り込みが 、内部導体16に形成されていて、これら各内部導体14、16に形成された切 り込みが切込部18とされている。

[0058]

この切込部18を挟んだ内部導体14の部分を一対の流路部20A、20Bが構成しており、同じく切込部18を挟んだ内部導体16の部分を一対の流路部2

2A、22Bが構成している。これに伴って、例えば内部導体14が+極になると同時に内部導体16が一極になるときには、図7の矢印で示す電流の向きのように、内部導体14の流路部20Aでは右側に向かって電流が流れ、流路部20Bでは左側に向かって電流が流れるようになり、内部導体16の流路部22Aでは左側に向かって電流が流れ、流路部22Bでは右側に向かって電流が流れるようになる。

[0059]

この為、第1の実施の形態と同様に、この積層コンデンサ10への通電の際に、セラミック層12Aを介して隣り合う内部導体14、16の流路部同士間で、電流が相互に逆方向に流れるようになって、等価直列インダクタンスが低減される。

[0060]

以上より、本実施の形態も第1の実施の形態と同様に、等価直列インダクタンスが低減されるが、本実施の形態では、誘電体素体12の相互に対向する二つの側面12Cに向かって引出部14B、16Bが引き出されると共に、誘電体素体12の相互に対向する二つの側面12Cに端子電極34、36が設けられるという相違を第1の実施の形態に対して有している。但し、多層基板122の面に対して内部導体14、16の面が垂直になるように、この積層コンデンサ10が実装されるのに伴い、電流ループが同様に短くなる結果として、第1の実施の形態と同様にループインダクタンスが低減されるようになる。

$[0\ 0\ 6\ 1]$

次に、本発明に係る積層コンデンサの第5の実施の形態を図8に基づき説明する。尚、第1の実施の形態で説明した部材には同一の符号を付して重複した説明 を省略する。

本実施の形態も第1の実施の形態とほぼ同様の構造になっているが、本実施の 形態では、図8に示すように、内部導体14から誘電体素体12の左側の側面1 2Cに向けて、内部導体14の全幅で引出部14Cが引き出されており、内部導体16から誘電体素体12の右側の側面12Cに向けて、内部導体16の全幅で 引出部16Cが引き出されている。つまり、誘電体素体12の相互に対向する二 つの側面12Cに向かって引き出される引出部14C、16Cを二種類の内部導体14、16がそれぞれ有していることになる。

[0062]

また、図示しないものの第4の実施の形態と同様に、左側の側面12Cには、 引出部14Cを介して内部導体14に接続される端子電極34が配置されること になり、右側の側面12Cには、引出部16Cを介して内部導体16に接続され る端子電極36が配置されることになる。

[0063]

さらに、第4の実施の形態と同様の切込部18が内部導体14、16に設けられているが、内部導体14における切込部18の左側寄りの部分は下方向に屈曲して、内部導体14の下端まで下側に伸びている。また、内部導体16における切込部18の右側寄りの部分は上方向に屈曲して、内部導体16の上端まで上側に伸びている。

[0064]

この為、本実施の形態も第4の実施の形態と同様に、切込部18を挟んだ内部 導体14の部分を一対の流路部20A、20Bが構成しており、同じく切込部1 8を挟んだ内部導体16の部分を一対の流路部22A、22Bが構成していることなる。以上より、引出部14C、16Cの幅が大きいと言う相違を有するものの、本実施の形態も第1の実施の形態及び第4の実施の形態と同様の作用効果を奏することなる。

$[0\ 0\ 6\ 5]$

次に、本発明に係る積層コンデンサの第6の実施の形態を図9に基づき説明する。尚、第1の実施の形態で説明した部材には同一の符号を付して重複した説明 を省略する。

本実施の形態も第1の実施の形態とほぼ同様の構造になっているが、本実施の 形態では、図9に示すように、第5の実施の形態と同様の引出部14C及び引出 部16Cが内部導体14、16に形成されており、図示しないものの、端子電極 34、36も同様にこれら引出部14C、16Cに接続されている。

[0066]

さらに、図9における下側及び上側から三つの切り込みが内部導体14に相互 に平行且つ斜め方向にそれぞれ形成されている。また、内部導体16には、この 内部導体14とほぼ逆の位置関係で三つの切り込みが相互に平行且つ斜め方向に それぞれ形成されている。

[0067]

つまり、第2の実施の形態と同様に斜め方向の切り込みが設けられているものの、各内部導体14、16に形成された三つずつの切り込みが、それぞれ切込部18とされ、これら切込部18を挟んだ内部導体14の部分を四つの流路部20A、20B、20C、20Dがそれぞれ構成しており、同じく切込部18を挟んだ内部導体16の部分を四つの流路部22A、22B、22C、22Dがそれぞれ構成している。

以上より、切込部18の数が多いと言う相違を有するものの、本実施の形態も 第1の実施の形態及び第2の実施の形態と同様の作用効果を奏することなる。

[0068]

次に、本発明に係る積層コンデンサの第7の実施の形態を図10に基づき説明 する。尚、第1の実施の形態で説明した部材には同一の符号を付して重複した説 明を省略する。

本実施の形態も第1の実施の形態とほぼ同様の構造になっているが、本実施の 形態では、図10に示すように、第5の実施の形態と同様の引出部14C及び引 出部16Cが内部導体14、16に形成されており、図示しないものの、端子電 極34、36も同様にこれら引出部14C、16Cに接続されている。

[0069]

さらに、本実施の形態の内部導体14、16にも、切込部18が設けられているが、本実施の形態の内部導体14には、左右方向に延びる切込部18が上下に二つ存在している。そして、上側の切込部18の左側寄りの部分は上方向に屈曲して、内部導体14の上端まで上側に伸びており、下側の切込部18の左側寄りの部分は下方向に屈曲して、内部導体14の下端まで下側に伸びている。

[0070]

また、本実施の形態の内部導体16には、左右方向に延びる切り込みが上下に

二つ有るが、これらの切り込みはその右端で繋がっていて、一つの略U字形の切込部18となっている。

[0071]

つまり、本実施の形態も第2、第3の実施の形態と同様に、切込部18を挟んだ内部導体14の部分を三つの流路部20A、20B、20Cがそれぞれ構成しており、同じく切込部18を挟んだ内部導体16の部分を三つの流路部22A、22B、22Cがそれぞれ構成している。従って、本実施の形態では、第2、第3の実施の形態と同様に電流が流れ得る流路部の全長が長くなって、等価直列インダクタンスを低減する効果が、一層増大するようになる。

[0072]

次に、ネットワークアナライザを用いて、以下の各試料のSパラメータのS21特性を測定し、各試料の減衰特性をそれぞれ求めた。まず、各試料となるサンプルの内容を説明する。つまり、コンデンサとして一般的な図14に示す積層コンデンサを従来例とし、図1に示す第1の実施の形態に係る積層コンデンサを実施例とした。

[0073]

ここで、減衰特性の実測値と図12に示す積層コンデンサ100内の等価回路の減衰量とが合致するように、等価回路の定数を算出した。そして、図11に示す各試料の減衰特性のデータから、5MHz以上の高周波数の帯域における実施例の減衰量が、従来例に比べて約5dBほど増えていることが分かる。この為、このデータによって高周波特性の改善が実施例に見られることが理解できる。

他方、算出したESLに関しても、従来例の288.5pHに比べて実施例は172.7pHと大幅に低減されており、本発明の効果がこれらの値によっても実証されることが確認できた。

[0074]

ここで用いた各試料の寸法に関し、図14及び図1に示すように長さW及び長さLは、従来例及び実施例共にW=3.2mm、L=2.5mmであった。また、試験に用いた各試料の静電容量は、従来例が10.03Fであり、実施例が9.25Fであった。

[0075]

尚、上記実施の形態に係る積層コンデンサ10では、二種類の内部導体を有する構造とされているが、層数は実施の形態に示された数に限定されずさらに多数としても良い。

[0076]

【発明の効果】

本発明によれば、実効インダクタンスを大幅に低減してCPU用の電源の電圧 変動を小さくできる積層コンデンサを提供することが可能となる。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態に係る積層コンデンサを示す斜視透視図である。

図2】

本発明の第1の実施の形態に係る積層コンデンサの分解斜視図であって、この 積層コンデンサの二種類の内部導体の部分をそれぞれ示す図である。

【図3】

本発明の第1の実施の形態に係る積層コンデンサの実装構造を示す断面図である。

【図4】

本発明の第2の実施の形態に係る積層コンデンサの二種類の内部導体の部分を それぞれ示す平面図である。

【図5】

本発明の第3の実施の形態に係る積層コンデンサの二種類の内部導体の部分をそれぞれ示す平面図である。

【図6】

本発明の第4の実施の形態に係る積層コンデンサを示す斜視透視図である。

【図7】

本発明の第4の実施の形態に係る積層コンデンサの二種類の内部導体の部分を それぞれ示す平面図である。

【図8】

本発明の第5の実施の形態に係る積層コンデンサの二種類の内部導体の部分を それぞれ示す平面図である。

【図9】

本発明の第6の実施の形態に係る積層コンデンサの二種類の内部導体の部分を それぞれ示す平面図である。

【図10】

本発明の第7の実施の形態に係る積層コンデンサの二種類の内部導体の部分を それぞれ示す平面図である。

【図11】

各試料の減衰特性を表すグラフを示した図である。

【図12】

従来例の積層コンデンサを採用した回路図である。

【図13】

従来例の積層コンデンサを採用した回路における電流変動と電圧変動との関係 を表すグラフを示した図である。

【図14】

第1の従来例に係る積層コンデンサを示す斜視図である。

【図15】

第1の従来例に係る積層コンデンサの内部導体の部分を示す分解斜視図である

【図16】

従来例に係る積層コンデンサの第1の実装構造を示す断面図である。

【図17】

従来例に係る積層コンデンサの第2の実装構造を示す断面図である。

【図18】

第2の従来例に係る積層コンデンサを示す斜視透視図である。

【図19】

第2の従来例に係る積層コンデンサの内部導体の部分を示す分解斜視図である

0

ページ: 22/E

【図20】

従来例に係る積層コンデンサの第3の実装構造を示す断面図である。

【符号の説明】

1 0	槓僧	コ	/	ブ	/	サ

12 誘電体素体

12B 側面

12C 側面

14 内部導体

16 内部導体

18 切込部

20A、20B、20C、20D 流路部

22A、22B、22C、22D 流路部

24 端子電極


26 端子電極

3 4 端子電極


36 端子電極

【書類名】 図面


【図1】




【図2】




【図3】





【図4】






【図5】







【図6】





【図7】







【図8】







[図9]






【図10】






【図11】



【図12】



I:CPUの駆動電流


I c:コンデンサからの放電電流

I v:電源からの電流


C:静電容量 ESR:等価直列抵抗

ESL:等価直列インダクタンス


【図13】




【図14】




【図15】




【図16】




【図17】




【図18】



【図19】



【図20】



ページ: 1/E

【書類名】 要約書

【要約】

【課題】 積層コンデンサの実効インダクタンスを大幅に低減してCPU用の電源の電圧変動を小さくする。

【解決手段】 誘電体素体12内に内部導体14が配置され、セラミック層を隔てた内部導体14の奥側に内部導体16が配置される。セラミック層の積層方向に沿った誘電体素体12の辺の長さWは、積層方向(Y軸方向)に沿った辺と交差する方向に沿った他の何れの二辺の長さL、Tよりも、長くされる。各内部導体14、16に切込部18が形成され、切込部18を挟んだ内部導体14の部分を流路部20A、20Bが構成し、切込部18を挟んだ内部導体16の部分を流路部20A、22Bが構成している。

【選択図】 図1

特願2003-039279

出願人履歴情報

識別番号

[000003067]

1. 変更年月日

1990年 8月30日

[変更理由] 住 所

新規登録

任 所 名

東京都中央区日本橋1丁目13番1号

ティーディーケイ株式会社

2. 変更年月日

2003年 6月27日

[変更理由]

名称変更

住 所

東京都中央区日本橋1丁目13番1号

氏 名 TDK株式会社